- 逻辑验证与Testbench的编写 (2篇回复)
- verilog语言可以多个if语句并列来写吗 (3篇回复)
- xman_计算器的设计 (4篇回复)
- 开发板拍卖 每天1块（21：30截至）20150724 拍卖结束 (90篇回复)
- The_Zynq_Book_ebook_chinese资料下载 (0篇回复)
- 一个赋值逻辑被综合后，比如b<=a 网表显示b被接地了，请问是什么原因造成的 (5篇回复)
- Quartus调用Modelisim出来了Modelisim但是没有出来波形 (9篇回复)
- 千兆以太网的传输速度 (2篇回复)
- verilog ，为什么我做这样的改动就可以 (8篇回复)
- 为什么逻辑分析仪中的有些引脚不能添加，它的引脚显示不完全 (1篇回复)
- 为什么不推荐为了找工作而学习FPGA (2篇回复)
- quartus编译成功，但是用JATG下载SOF文件总是失败，这是怎么回事？有大神知道吗 (3篇回复)
- quartus调用modelsim时一直loading怎么解决这个问题 (6篇回复)
- FPGA的图像处理技术，你知道多少？ (1篇回复)
- FPGA图像处理的前景如何？ (1篇回复)
- 有人有SignalTTap II的教程吗 (0篇回复)
- chipscope中IBUF和PORT的区别是什么？ (0篇回复)
- 我想问下我开发板上的LCD口有20个脚，但是买的LCD1602都是16个脚的，哪几个脚是不... (0篇回复)
- 如果FPGA烧进flash为什么再写sram模式下就少不进去了 (1篇回复)
- 简单理解突发传送 (0篇回复)
- ５分钟搞定内存字节对齐 (0篇回复)
- 麻烦问下，只是在ucf文件中增加了几个管脚就在布局布线时过不去， (0篇回复)
- 想做4K视频处理【增强，拼接，融合等】，输出30fps，买什么样的FPGA开发板【与DSP... (0篇回复)
- 求助，quartus 破解器 一份 (2篇回复)
- 关于竞争冒险的解决问题 (3篇回复)
- Prewitt算子定义 (0篇回复)
- Prewitt算子 (0篇回复)
- 关于pcie在仿真中遇到的问题 (0篇回复)
- I2C (1篇回复)
- Verilog 设计问题求助 (5篇回复)
- 基于FPGA的mif文件创建与使用之二 (3篇回复)
- FPGA的那些事？ (0篇回复)
- 建立时间与保持时间的概念？ (0篇回复)
- 基于DSP的室内惯性导航系统设计（1） (2篇回复)
- lattice diamond 仿真问题 (2篇回复)
- 基于FPGA的UART接口开发 (0篇回复)
- 扩频通信技术特点 (1篇回复)
- 基于FPGA的空间存储器的纠错系统 (2篇回复)
- 乒乓操作的疑问 (4篇回复)
- 请教一下VHDL如何实现循环计数然后有标志位再计特定长度的数后停止 (1篇回复)
