- 受汽车共享和智能手机的推动 (1篇回复)
- VHDL密码控制系统的设计和仿真 (3篇回复)
- 加密模块设计 (1篇回复)
- 加密认证模块的程序设计 (1篇回复)
- 51单片机与FPGA接口逻辑设计 (1篇回复)
- DDR SDRAM控制器的EDK实现 (20篇回复)
- 基于DSP和FPGA的双通道1GHz高速ADC数据采集系统 (2篇回复)
- 寄存器路径，Register Path (2篇回复)
- 系统学习TCL脚本入门教程 (6篇回复)
- 在两个半加器中分别插入节点，或门的地方我也插入节点，这样还能提速吗 (2篇回复)
- SOC的验证可重用性设计思想 (1篇回复)
- 基于FPGA的数据采集模块设计 (4篇回复)
- 基于FPGA的高速串行数据收发接口设计 (1篇回复)
- FPGA验证 (1篇回复)
- 利用FPGA实现视频监控系统的视频处理之二 (3篇回复)
- 基于FPGA的空间存储器的纠错系统 (2篇回复)
- 数字通信FPGA 开发设计平台 (5篇回复)
- FPGA远程更新重启系统 (1篇回复)
- SOPC快速入门 (5篇回复)
- FPGA高手设计实战真经100则（英文原版） (3篇回复)
- 跨时钟域处理3大方法揭秘 (2篇回复)
- 实用技巧手册 (2篇回复)
- 基于ROM的任意波形发生器 (2篇回复)
- 多重启动 FPGA 介绍 (4篇回复)
- AES算法Rijndael (1篇回复)
- DES与AES算法比较 (1篇回复)
- 代码-AES加密算法密码模块 (6篇回复)
- 谁将成为人工智能芯片的王者？ (3篇回复)
- iPhone8玻璃屏曝光 (3篇回复)
- 书籍_《Altera-FPGA-CPLD设计》基础篇 (1篇回复)
- 采用EEPROM对大容量FPGA芯片数据实现串行加载 (1篇回复)
- 关于FIFO的一个小问题 (5篇回复)
- 每日福利：FPGA初学者必备《你好，FPGA》拍卖，当前拍卖1本，21：30截止 (10篇回复)
- Vivado 简明教程 (0篇回复)
- 多重启动模块 (1篇回复)
- Verilog基本电路设计之三： 异步FIFO (0篇回复)
- Verilog基本电路设计之二： 时钟无缝切换 (0篇回复)
- 诚聘FPGA工程师 (0篇回复)
- FPGA设计研究 (0篇回复)
- FPGA核心特性 (1篇回复)
