- 美光4GB Flash模型 (0篇回复)
- 曼码解码 (0篇回复)
- 六进制约翰逊计数器 (0篇回复)
- 离散余弦变换的变换单元模块 (0篇回复)
- 蓝牙Booth (0篇回复)
- 键盘鼠标的源码及约束 (0篇回复)
- 鉴相器 (0篇回复)
- 基于脉动结构的有限域乘法器 (0篇回复)
- 基带信号编码 (0篇回复)
- 海尔布伦 访问状态机 设计用FSM方式 verilog HDL 语言描述 (0篇回复)
- 浮点数的加法(6级流水，浮点数格式符合IEEE754标准) (0篇回复)
- 二维DCT变换源码(包涵DSP内核) (0篇回复)
- 多功能数字时钟 (0篇回复)
- 电梯控制器 (0篇回复)
- 出租车计价器 (0篇回复)
- xge_mac_latest (0篇回复)
- Video Collection (0篇回复)
- verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子 (0篇回复)
- Uart串口 (0篇回复)
- top_vga (0篇回复)
- sopcip (0篇回复)
- sopc (0篇回复)
- Revised (0篇回复)
- PWM_ise9migration (0篇回复)
- PN码生成器 (0篇回复)
- NRZ转Manchester码 (0篇回复)
- MX29LV160DTB (0篇回复)
- MPEG2视频压缩熵编码 (0篇回复)
- MP3解码器 (0篇回复)
- MDIO (0篇回复)
- MD5 (0篇回复)
- LVDS_8BIT (0篇回复)
- LDPC_Encoder (0篇回复)
- LCD (0篇回复)
- Jtag TAP模块 (0篇回复)
- Jpeg_Encoder (0篇回复)
- ISP1362的控制器IP核 (0篇回复)
- IS61LV25616AL (0篇回复)
- I2C (0篇回复)
- huwei--about-verilog-teach (0篇回复)
