hng1123 发表于 2011-4-5 09:58:21

VHDL verilog

vhdl
装换成
verilog

可以吗

哦十全_至芯学员 发表于 2011-4-5 21:31:10

它们都是硬件描述语言，完全可以转换，前提是你两种语言都比较熟悉。

hng1123 发表于 2011-4-5 22:49:52

不好意思，没说清楚

我是说，

用verilog语言编完了，生图形文件

再将图形文件，转换成vhdl语言啊？
页: [1]
查看完整版本: VHDL verilog