论坛 › FPGA技术交流 › 求教

aouo1987 发表于 2011-4-5 19:44:22

求教

能帮忙使用verilog语言中的函数功能写一个能够实现延时的程序吗

aouo1987 发表于 2011-4-5 20:47:00

回复 1# aouo1987


同问

哦十全_至芯学员 发表于 2011-4-5 21:41:24

你可以采用时钟沿触发计数的方式进行延时设计。单片机好像可以调用个延时函数，是因为其执行的有个指令周期。而fpga是语句执行速度快，一个for循环语句也是在超短的时间内执行完毕，要是用for语句做个32位数循环加1或乘法，执行时间也是在ns级。

hng1123 发表于 2011-4-5 22:46:46

有此一问啊！！

查看完整版本: 求教