fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 问下vhdl语言中的generate生成语句一定要有标号么
IPO
发表于 2011-4-6 19:53:09
问下vhdl语言中的generate生成语句一定要有标号么
问下vhdl语言中的generate生成语句一定要有标号么
hng1123
发表于 2011-4-6 20:15:23
可以没有,就像process前面可以有可以没有一样的
wangli_peking
发表于 2011-4-6 21:42:28
楼上说的没错,只不过一般的代码风格中不希望这样
页:
[1]
查看完整版本:
问下vhdl语言中的generate生成语句一定要有标号么