x15935789 发表于 2011-4-6 22:26:15

VHDL语言完成CPLD设计制作二路复用的2.048MHz时钟信号和二路8KHz帧同步信号。

基于EP7128SLC84-15，用VHDL语言完成CPLD设计制作二路复用的2.048MHz时钟信号和二路8KHz帧同步信号。
能知道的朋友加Q1364314209,谢谢啦..

hng1123 发表于 2011-4-6 22:45:26

可以试试了

x15935789 发表于 2011-4-7 18:42:53

回复 2# hng1123


    我的意思是怎么完成这个阿，能教下我吗？
页: [1]
查看完整版本: VHDL语言完成CPLD设计制作二路复用的2.048MHz时钟信号和二路8KHz帧同步信号。