求助：这个时钟周期到底是多少
'timescale 1ns/100ps'define clk_cycle 50
module top;
reg clk,reset;
wire clk_out;
always #'clk_cyle clk=~clk //产生测试时钟
intitial
begin
...
...
...
这个测试时钟周期是多少啊？为什么？答案是200ns
想不通
求各位大牛给分析下
那个“' ” 有什么用 我也期待着回答啊？？ 这个时钟周期为100ns，不是200ns。always #'clk_cyle clk=~clk ；clk_cyle为50，就是说隔50ns clk翻转一次。假设clk初始值为1，则50ns后为0，100ns的时候为1，150ns为0，50ns到150ns就为一个周期。所以此时钟周期为100ns（150-50=100）。 “' ” 是调用宏名时必须加的符号，周期应该是100ns
页:
[1]
