fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求教一个同步的问题?
ssss
发表于 2011-4-8 10:39:20
求教一个同步的问题?
如下图示:
对RCLK3的频率是192KHz,每隔一段时间(或是每次opt_in的下降沿),对RCLK3进行同步,使得RCLK3的下降沿滞后opt_in的下降沿约1us。所隔的时间段也可以设置为10ms的整数倍。
(注:1us可直接用6.144Mhz 6分频后得到。同步所隔时间也可以设置为10ms*0=0ms,即有opt_in下降沿就同步一次)
请教,这个同步如何做啊?
页:
[1]
查看完整版本:
求教一个同步的问题?