fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请教一个关于比较模块的问题
tanzh106
发表于 2011-4-9 13:21:21
请教一个关于比较模块的问题
RT,比较模块比较输出,要么为高电平1,要么为低电平0
由于硬件电路接的电源是3.3V
所以,比较模块输出的高电平是3.3V,低电平是0V
但不知道怎么回事,输出电平有介于3.3和0之间的,谢谢各位了
tanzh106
发表于 2011-4-9 15:33:37
求助啊求助
页:
[1]
查看完整版本:
请教一个关于比较模块的问题