sunmaster 发表于 2011-4-12 21:36:17

分频的实现

各位大侠们好啊，初学Verilog HDL,看了好几个例子中都有类似的语句，不知道是什么意思！请各位帮忙看看啊！
begin
       if(cnt==25'b1_0111_1101_0111_1000_0100_0000)
            begin
                  ..........
               end
if后面括号里起什么作用，搞了好久没有整明白

wenzuqiang 发表于 2011-4-14 11:18:19

作用就是实现一个计数的功能啊，当计数到cnt等于某个值时，开始执行begin······end里面的语句

z719964643 发表于 2011-4-14 17:32:24

如果 CNT等于25'b1_0111_1101_0111_1000_0100_0000就执行 beginend里的语句

sunmaster 发表于 2011-4-15 19:14:46

回复 3# z719964643


    恩，明白了，谢谢您啦！

sunmaster 发表于 2011-4-16 09:44:51

回复 2# wenzuqiang


    谢谢您啦！那数字之间的下划线是必须要有的吗？可不可以不写啊？

哦十全_至芯学员 发表于 2011-4-17 22:47:07

恩 可以不写的。加个下划线其实就是更好的看出它的位数。而且25‘b后必须先有数才能有下划线，下划线不能在所有数的前面。

妖刀 发表于 2011-8-3 13:48:50

加下划线是方便读数，不影响数值本身

liujilei311 发表于 2011-8-3 14:00:22

恩，说的很对，顶！！！！！！！！！！！！

daikaichuang 发表于 2011-8-3 16:20:14

原来还可以这样

liujilei311 发表于 2011-8-23 08:02:23

是的，楼上各位说的都很对！！！！！！建议你找一本verilog的教程好好学习一下！！！！！！！！！！
页: [1] 2
查看完整版本: 分频的实现