fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 如何解决CPLDIO管脚3.3V与外部电路5V兼容的问题
oliviagx
发表于 2011-4-19 21:10:21
如何解决CPLDIO管脚3.3V与外部电路5V兼容的问题
外部输入和输出都是5V,CPLD的IO管脚是3.3V,咨询过别人,说是输入可以耐压5V,那输出和外部CMOS 5V器件兼容的问题怎么解决
页:
[1]
查看完整版本:
如何解决CPLDIO管脚3.3V与外部电路5V兼容的问题