fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog语法求助
explor
发表于 2011-4-22 16:10:37
verilog语法求助
哪位高手帮忙解释一下这条语句:x8 = x7 + {{7{y7}},y7};
wywhust
发表于 2011-4-24 12:47:29
{{7{y7}},y7};,就是对y7的[DATA_WIDTH-1位进行7次连接操作,然后和y7的DATA_WIDTH-1:7位进行连接。最后和x7求和赋值给x8啊
fusion317
发表于 2011-4-28 16:58:15
同意楼上:)
页:
[1]
查看完整版本:
verilog语法求助