fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› quartus时序仿真消除毛刺
explor
发表于 2011-4-30 22:19:31
quartus时序仿真消除毛刺
最近利用quartus在做毕设,在时序仿真时输出数据总有毛刺产生,如图所示,哪位大侠指点怎么消除这些毛刺?
zzzdaizi
发表于 2011-5-1 19:09:00
将输出data_out经过一个D触发器,应该可以去掉毛刺。D触发器的输入数据口好像对毛刺不敏感。
luckymiaojw
发表于 2011-5-9 23:08:19
我觉得你还是先看下自己的代码吧,组合逻辑的通线路之间的延时不同就会造成毛刺。
页:
[1]
查看完整版本:
quartus时序仿真消除毛刺