fpga_feixiang 发表于 2017-9-15 14:52:06

进位加法器代码

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date:    17:57:44 10/08/2007
// Design Name:
// Module Name:    adder8
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module adder8 (cout ,sum ,clk ,cina ,cinb ,cin);
input cina ,cinb;
input clk ,cin;
output sum;
output cout;

regsum;
reg cout ;

always @(posedge clk) begin // 时钟上升沿有效;
{cout ,sum} = cina + cinb + cin ; // 8 位相加;
end

endmodule

4798345 发表于 2017-9-18 11:13:09

感谢楼主辛勤分享
页: [1]
查看完整版本: 进位加法器代码