fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA自由滩
› 在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证
小舍YZ
发表于 2017-9-25 16:39:21
在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证
在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证平台
Anyone can be fighter so long as he has the determination.
页:
[1]
查看完整版本:
在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证