论坛 › Altera/Xilinx SOPC/SOC版块 › MIPSfpga讲座（中文）v1.2

lcytms 发表于 2017-10-18 16:04:48

实验9: 移植MIPSfpga到其他板卡

目标: 把MIPSfpga移植到其他FPGA板卡上

为什么要移植到其他板卡上?
•可用性
•更经济

lcytms 发表于 2017-10-18 16:30:32

实验9: 移植MIPSfpga到其他板卡

需要改动的地方:
•顶层封装模块
•Xilinx 设计约束文件(.xdc) : 映射顶层模块的I/O信号到FPGA引脚
•可能要改变内存大小

lcytms 发表于 2017-10-18 16:32:27

Example: Basys3

lcytms 发表于 2017-10-18 16:54:54

本帖最后由 lcytms 于 2017-10-18 17:07 编辑

实验9: 移植MIPSfpga到其他板卡

需要改动的地方:
•顶层封装模块
•Xilinx Design Constraint (.xdc) 约束文件: 映射顶层模块的I/O信号到FPGA引脚
•可能要改变内存大小

lcytms 发表于 2017-10-18 16:57:10

Basys3 与Nexys4 DDR

lcytms 发表于 2017-10-18 17:01:59

Basys3: 顶层封装模块

module mipsfpga_basys3(
        input clk,
        input btnU, btnD, btnL, btnR, btnC,
        input sw,
        output led,
        inout[ 5:0] JB,
        output [ 3:0] an,
        output [ 0:6] seg
);

lcytms 发表于 2017-10-18 17:04:33

Nexys4 DDR: 顶层封装模块

module mipsfpga_nexys4_ddr(
        input CLK100MHZ,
        input CPU_RESETN,
        input BTNU, BTND, BTNL, BTNR, BTNC,
        input SW,
        output LED,
        inout[ 8:1] JB,
        output [ 7:0] AN,
        output CA, CB, CC, CD, CE, CF, CG
);

lcytms 发表于 2017-10-18 17:05:57

顶层封装模块

module mipsfpga_nexys4_ddr(
        input CLK100MHZ,
        input CPU_RESETN,
        input BTNU, BTND, BTNL, BTNR, BTNC,
        input SW,
        output LED,
        inout[ 8:1] JB,
        output [ 7:0] AN,
        output CA, CB, CC, CD, CE, CF, CG );

module mipsfpga_basys3(
        input clk,
        input btnU, btnD, btnL, btnR, btnC,
        input sw,
        output led,
        inout[ 5:0] JB,
        output [ 3:0] an,
        output [ 0:6] seg);

lcytms 发表于 2017-10-18 17:08:11

实验9: 移植MIPSfpga到其他板卡

需要改动的地方:
•顶层封装模块
•Xilinx设计约束文件(.xdc) : 映射顶层模块的I/O信号到FPGA引脚
•可能要改变内存大小

lcytms 发表于 2017-10-18 17:11:22

约束文件

mipsfpga_basys3.xdc:
set_propertyPACKAGE_PIN V17}]
set_propertyIOSTANDARD LVCMOS33 }]
set_propertyPACKAGE_PIN V16}]
set_propertyIOSTANDARD LVCMOS33 }]
set_propertyPACKAGE_PIN W16}]
...

查看完整版本: MIPSfpga讲座（中文）v1.2