tuteng 发表于 2013-1-27 18:40:27

楼主辛苦~~~~~~~
页: 1 [2]
查看完整版本: 飞利浦－大唐笔试题 用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)