论坛 › Altera/Xilinx SOPC/SOC版块 › 单周期CPU及其Verilog_HDL实现

lcytms 发表于 2017-12-1 21:37:07

单周期CPU及其Verilog_HDL实现

5.4 控制部分设计

lcytms 发表于 2017-12-1 21:42:01

单周期CPU及其Verilog_HDL实现

5.4.1 控制部分的逻辑设计

lcytms 发表于 2017-12-1 21:44:05

单周期CPU及其Verilog_HDL实现

5.4.2 控制部件的Verilog HDL代码

lcytms 发表于 2017-12-1 21:45:19

单周期CPU及其Verilog_HDL实现

5.5 存储器及测试程序设计

5.5.1 数据存储器设计

lcytms 发表于 2017-12-1 21:47:25

单周期CPU及其Verilog_HDL实现

5.5.2 指令存储器及测试程序设计

lcytms 发表于 2017-12-1 21:48:07

单周期CPU及其Verilog_HDL实现

（文档结束）

zhangyukun 发表于 2017-12-2 09:09:33

单周期CPU及其Verilog_HDL实现

芙蓉王 发表于 2017-12-2 11:06:37

单周期CPU及其Verilog_HDL实现

fpga_feixiang 发表于 2017-12-7 14:46:20

写的挺详细~~~~~~

查看完整版本: 单周期CPU及其Verilog_HDL实现