论坛 › FPGA学习步骤 › vhdl里<=和:=的区别

fpga_feixiang 发表于 2017-12-4 10:18:34

vhdl里<=和:=的区别

<=是对信号进行赋值的赋值操作符，另外在关系运算中作为小于等于号使用；:=是对变量和常量进行赋值的赋值操作符，另外在声明信号、变量、常量的时候，可以用:=对其赋初值。

zxopenhl 发表于 2017-12-7 09:29:05

阻塞赋值与非阻塞赋值的区别！

大鹏 发表于 2018-4-9 09:22:15

<=是对信号进行赋值的赋值操作符，另外在关系运算中作为小于等于号使用；:=是对变量和常量进行赋值的赋值操作符，另外在声明信号、变量、常量的时候，可以用:=对其赋初值。

fpga_feixiang 发表于 2018-7-20 16:48:29

顶~~~~~~~~~~~~~~

Sunlife 发表于 2018-9-21 16:34:45

                     学习了

fpga_feixiang 发表于 2018-9-23 22:50:36

顶~~~~~~~~~~~~~~

查看完整版本: vhdl里<=和:=的区别