zhiweiqiang33 发表于 2017-12-11 10:22:54

FPGA设计问题求助

前辈们，我想用EP4CE6F17C8接收一个同步时钟为100MHz同步并行数据！这个芯片可以达到吗？
页: [1]
查看完整版本: FPGA设计问题求助