原子弹 发表于 2017-12-12 09:23:19

FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?

FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?

原子弹 发表于 2017-12-12 09:24:29

我觉得扇出多的话就有必要，扇出少的话没有必要！！！

zxopenljx 发表于 2025-2-28 16:10:56

FPGA外部的时钟输入引脚一定要走全局时钟网络
页: [1]
查看完整版本: FPGA外部的时钟输入引脚一定要走全局时钟网络ma ?