（RMB200）verilog实现中值滤波算法（环境Xilinx ISE Design Suite 12.3）
本帖最后由 persever2009 于 2011-5-10 10:46 编辑小弟今年大四，做的毕设题目是基于图像处理的可重构计算系统设计，由于小弟正在公司实习，没有时间做毕设，加上题目较难，所以向老师反映，老师说只要能做出用verilog实现中值滤波算法就可以了，各位大虾帮帮小弟，我在网上下载了一些，有的无法调通之类的，希望各位能给予帮助。操作环境是（环境Xilinx ISE Design Suite 12.3），老师说可以不用下载到板子上，能有波形演示就可以了，西安的可以当面交易，交易时附操作录像，代码写出大体注释。
作为报酬奉上RMB 200元具体事宜联系QQ 1060898168
页:
[1]
