fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› PLL的问题
iApollo
发表于 2011-5-12 12:23:29
PLL的问题
芯片是EP3C120,用B11管脚给PLL提供时钟的时候结果正确,而用G2管脚的时候输入16M,输出变成了12K,看手册上说不同的PLL有不同的专用时钟输入管脚啊,我用的芯片上有四个PLL,例化的时候怎么选择这四个PLL啊
页:
[1]
查看完整版本:
PLL的问题