fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› CPLD中哪个引脚可以被用来当作时钟输入端呀?MAX II 系列的
vvt
发表于 2011-5-12 16:32:31
CPLD中哪个引脚可以被用来当作时钟输入端呀?MAX II 系列的
CPLD中哪个引脚可以被用来当作时钟输入端呀?MAX II 系列的
页:
[1]
查看完整版本:
CPLD中哪个引脚可以被用来当作时钟输入端呀?MAX II 系列的