Torres 发表于 2011-5-13 21:28:12

菜鸟求教

我的Verilog代码

module adder(a,b,c);

input a,b;

output c;

and G1 (c,a,b);

endmodule 为什么波形仿真图有问题
页: [1]
查看完整版本: 菜鸟求教