fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog语言中,一个模块对另一个模块的例化,最多可以嵌套几层?
IPO
发表于 2011-5-14 15:37:57
verilog语言中,一个模块对另一个模块的例化,最多可以嵌套几层?
verilog语言中,一个模块对另一个模块的例化,最多可以嵌套几层?
页:
[1]
查看完整版本:
verilog语言中,一个模块对另一个模块的例化,最多可以嵌套几层?