fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 我做后仿真时,出现如下错误:# Error: Error loading design
IPO
发表于 2011-5-14 15:38:44
我做后仿真时,出现如下错误:# Error: Error loading design
我做后仿真时,出现如下错误:# Error: Error loading design
# Pausing macro execution
# MACRO ./t_multy_v.tdo PAUSED at line 9
IPO
发表于 2011-5-14 15:38:54
有知道是咋回事的吗?望指教
页:
[1]
查看完整版本:
我做后仿真时,出现如下错误:# Error: Error loading design