lcytms 发表于 2018-3-9 09:04:01

USB IP Core的Verilog HDL语言设计方法

USB IP Core的Verilog HDL语言设计方法

中文期刊文章

Using the Verilog HDL to Design the USB IP Core

作　　者：凌朝东 刘蓉 林春德 戴在平
作者机构：华侨大学信息科学与工程学院,福建,泉州,362011
出 版 物：《莆田学院学报》 (journal of putian university)
年 卷 期：2002年 第3期

摘　　要：
通用串行总线(USB)作为一种崭新的微机总线接口规范,具有即插即用、扩展方便等优点,已成为计算机必备的一个接口.
采用VerilogHDL语言设计USB IP Core,分析时序设计要点.
实现对主机发送的标准设备请求,返回设备描述符、传送数据等操作,并在MaxplusⅡ环境下进行了波形仿真和时序分析.
时序仿真满足设计要求.

页　　码：48-52页
主 题 词：        设计方法        IPCore        USB                VerilogHDL语言        标准设备描述符        数字逻辑系统        串行总线        微机总线接口
学科分类：TN431.2 TP33
核心收录：暂无

lcytms 发表于 2018-3-9 09:06:00

USB IP Core的Verilog HDL语言设计方法
p1

lcytms 发表于 2018-3-9 09:07:28

USB IP Core的Verilog HDL语言设计方法
p2

lcytms 发表于 2018-3-9 09:08:38

USB IP Core的Verilog HDL语言设计方法
p3

lcytms 发表于 2018-3-9 09:09:47

USB IP Core的Verilog HDL语言设计方法
p4

lcytms 发表于 2018-3-9 09:11:27

USB IP Core的Verilog HDL语言设计方法
p5

晓灰灰 发表于 2018-3-9 15:48:15

USB IP Core的Verilog HDL语言设计方法

zhangyukun 发表于 2018-3-10 09:09:02

USB IP Core的Verilog HDL语言设计方法
页: [1]
查看完整版本: USB IP Core的Verilog HDL语言设计方法