基于Verilog—AMS的DC—DC变换器行为级稳定性设计
基于Verilog—AMS的DC—DC变换器行为级稳定性设计中文期刊文章
The Behavioral Level Stability Design of DC-DC Converter with VerUog-AMS
作 者：李刚
LI Gang （Department of Electronic Information and Physics, Changzhi University, Changzhi, Shanxi, 046011）
作者机构：长治学院电子信息与物理系,山西长治046011
出 版 物：《长治学院学报》 (长治学院学报)
年 卷 期：2009年 第2期
摘 要：
论文旨在利用混合信号硬件描述语言Verilog—AMS对DC—DC变换器进行行为级的稳定性分析设计。
混合信号硬件描述语言既具有描述数字电路和模拟电路的能力，又具有描述系统行为和电路性能的能力，成为系统级和行为级设计的最佳选择。
通过Verilog—AMS为DC—DC变换器各个模块建立行为级模型，行为级模型简化了系统环路稳定性分析和补偿网络的设计，利用Cadence公司的Spectre仿真器对模型进行行为级仿真验证。
页 码：29-32页
主 题 词：Verilog—AMS DC—DC变换器 行为级
Verilog-AMS DC-DC converter behavioral level
学科分类：TP391.9
核心收录：暂无
基于Verilog—AMS的DC—DC变换器行为级稳定性设计
p1
基于Verilog—AMS的DC—DC变换器行为级稳定性设计
p2
基于Verilog—AMS的DC—DC变换器行为级稳定性设计
p3
基于Verilog—AMS的DC—DC变换器行为级稳定性设计
p4
基于Verilog—AMS的DC—DC变换器行为级稳定性设计
页:
[1]
