lcytms 发表于 2018-4-8 13:43:02

基于Verilog语言的自适应数字频率计设计

基于Verilog语言的自适应数字频率计设计

中文期刊文章

Design of an Adaptive Digital Cymometer Based on Verilog HDL

作　　者：李秋生 邱勇
LI Qiu-sheng, QIU Yong （ School of Physics and Electronic Information, Gannan Normal University, Ganzhou 341000, China）
作者机构：赣南师范学院物理与电子信息学院,江西赣州341000
出 版 物：《赣南师范学院学报》 (赣南师范学院学报)
年 卷 期：2008年 第3期

摘　　要：
针对某数字频率计的设计要求,利用“自顶向下”的设计方法,采用Verilog硬件描述语言和原理图描述相结合的方式,对系统进行了设计,并在QuartusⅡ软件环境下对设计项目进行了编译和时序仿真.
仿真表明,设计能根据输入信号频率进行量程自适应调整,给出测量结果并进行正确显示.

页　　码：83-87页
主 题 词：        频率计                 自适应         Verilog硬件描述语言
                cymometer         adaptive         verilog HDL
学科分类：TP273
核心收录：暂无

lcytms 发表于 2018-4-8 13:45:01

基于Verilog语言的自适应数字频率计设计
p1

lcytms 发表于 2018-4-8 13:46:31

基于Verilog语言的自适应数字频率计设计
p2

lcytms 发表于 2018-4-8 13:46:45

基于Verilog语言的自适应数字频率计设计
p3

lcytms 发表于 2018-4-8 13:48:33

基于Verilog语言的自适应数字频率计设计
p4

lcytms 发表于 2018-4-8 13:49:29

基于Verilog语言的自适应数字频率计设计
p5

zhangyukun 发表于 2018-4-10 09:22:16

基于Verilog语言的自适应数字频率计设计
页: [1]
查看完整版本: 基于Verilog语言的自适应数字频率计设计