Python0291 发表于 2018-9-26 14:42:41

基于Verilog HDL代码设计的多功能数字时钟实验

Python0291 发表于 2018-9-26 14:43:39

基于FPGA cpld设计实现的uart
http://www.fpgaw.com/thread-111897-1-1.html
基于FPGA串口通信的开发
http://www.fpgaw.com/thread-111898-1-1.html
基于FPGA的DMA传输设计与实现
http://www.fpgaw.com/thread-111899-1-1.html
基于FPGA的pci接口简化设计
http://www.fpgaw.com/thread-111900-1-1.html
基于FPGA的pci总线接口设计
http://www.fpgaw.com/thread-111901-1-1.html
基于FPGA的多串口扩展实现
http://www.fpgaw.com/thread-111902-1-1.html
基于FPGA的高速PCI采集卡设计
http://www.fpgaw.com/thread-111903-1-1.html
100兆总线时序分析法
http://www.fpgaw.com/thread-111936-1-1.html
PCB设计手册
http://www.fpgaw.com/thread-111937-1-1.html
基于Verilog HDL代码设计的多功能数字时钟实验
http://www.fpgaw.com/thread-111938-1-1.html

Sunlife 发表于 2018-9-26 17:57:13

            下载查看

zhangyukun 发表于 2018-9-27 10:25:31

基于Verilog HDL代码设计的多功能数字时钟实验

Python0291 发表于 2018-9-28 10:07:51

基于Verilog HDL代码设计的多功能数字时钟实验

fpga_feixiang 发表于 2018-9-29 14:38:59

顶~~~~~~~~~~~~~

Python0291 发表于 2018-9-30 09:57:42

用笨笔头整理课堂笔记，用以备忘，温故而知新。
整理文稿的细节处未能一一体现李凡老师讲课精髓和独特风采，有待下一步补充完善。
感谢李凡老师博大精深的学识、孜孜不倦的教诲，并敬请李凡老师原谅本人拙劣的课堂笔记。

fpga_feixiang 发表于 2018-11-28 15:24:16

顶~~~~~~~~~~~~~~~~~~

lixirui 发表于 2018-12-4 09:08:23

基于Verilog HDL代码设计的多功能数字时钟实验

Python0291 发表于 2018-12-4 09:51:37

基于FPGA cpld设计实现的uart
http://www.fpgaw.com/thread-111897-1-1.html
基于FPGA串口通信的开发
http://www.fpgaw.com/thread-111898-1-1.html
基于FPGA的DMA传输设计与实现
http://www.fpgaw.com/thread-111899-1-1.html
基于FPGA的pci接口简化设计
http://www.fpgaw.com/thread-111900-1-1.html
基于FPGA的pci总线接口设计
http://www.fpgaw.com/thread-111901-1-1.html
基于FPGA的多串口扩展实现
http://www.fpgaw.com/thread-111902-1-1.html
基于FPGA的高速PCI采集卡设计
http://www.fpgaw.com/thread-111903-1-1.html
100兆总线时序分析法
http://www.fpgaw.com/thread-111936-1-1.html
页: [1] 2
查看完整版本: 基于Verilog HDL代码设计的多功能数字时钟实验