PCB制造抗干扰措施及缺陷解决方法
PCB及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。
1.电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
2.地线设计
地线设计的原则是：
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3.退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。
(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
(4)电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
(1)在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的RC电路来吸收放电电流。一般R取1~2K，C取2.2~47UF。
(2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
PCB制造缺陷解决方法
在印制电路板制造过程涉及到工序较多，每道工序都有可能发生质量缺陷，这些质量总是涉及到诸多方面，解决起来比较麻烦，由于产生问题的原因是多方面的，有的是属于化学、机械、板材、光学等等方面。
专业人士经过几十年的生产实践，结合解决质量总是实际经验和有关的解决技术问题的相应资料，现总结归纳如下：
印制电路板制造工序产生缺陷、原因和解决办法
工序 产生缺陷 产生原因 解决方法
贴膜 板面膜层有浮泡 板面不干净 检查板面可润性即干净的表面能保持水均匀、连续水膜时间长达1分钟
贴膜温度和压力过低 增加温度和压力
膜层边缘翘起 由于膜层张力太大，致使膜层附着力差 调整压力螺丝
膜层绉缩 膜层与板面接触不良 锁紧压力螺丝
曝光 解象能力不佳 由于散射光及反射光射达膜层遮盖处 减少曝光时间
曝光过度 减少曝光时间
影象阴阳差；感光度太低 使最小阴阳差比为3:1
底片与板面接触不良 检查抽真空系统
调整后光线强度不足 再进行调整
过热 检查冷却系统
间歇曝光 连续曝光
干膜存放条件不佳 在黄色光下工作
显影 显影区上面有浮渣 显影不足，致使无色膜残留在板面上 减速、增加显影时间
显影液成份过低 调整含量，使达到1.5～2%碳酸钠
显影液内含膜质过多 更换
显影、清洗间隔时间过长 不得超过10分钟
显影液喷射压力不足 清理过滤器和检查喷咀
曝光过度 校正曝光时间
感光度不当 最大与最小感光度比不得小于3
膜层变色，表面不光亮 曝光不足，致使膜层聚合作用不充分 增加曝光及烘干时间
显影过度 减少显影时间，较正温度及冷却系统，检查显影液含量
膜层从板面上脱落 由于曝光不足或显影过度，致使膜层附着不牢 增加曝光时间、减少显影时间和整正含量
表面不干净 检查表面可润性
贴膜曝光后，紧接着去显影 贴膜后曝光后至少停留15～30分钟
电路图形上有余胶 干膜过期 更换
曝光不足 增加曝光时间
底片表面不干净 检查底片质量
显影液成份不当 进行调整
显影速度太快 进行调整
更多相关内容请关注：https://www.jiepei.com/g34
页:
[1]
