Python0291 发表于 2018-10-13 10:19:50

four_module_led

Sunlife 发表于 2018-10-13 16:11:44

                  :)

Python0291 发表于 2018-10-15 10:38:23

Verilog 代码模式，，，，，开启，，，资料看看

zxopenljx 发表于 2025-9-17 15:12:12

four_module_led

Python0291 发表于 7 天前

可能是时钟原因，源代码时钟没分频
页: [1]
查看完整版本: four_module_led