fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 如何解决亚稳态
fpga_feixiang
发表于 2018-11-29 15:18:19
如何解决亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
zhangyukun
发表于 2018-11-30 09:12:50
如何解决亚稳态
页:
[1]
查看完整版本:
如何解决亚稳态