fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 建立时间与保持时间的概念
fpga_feixiang
发表于 2018-12-4 14:03:55
建立时间与保持时间的概念
建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的时间。
保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的时间。
zhangyukun
发表于 2018-12-5 09:07:59
建立时间与保持时间的概念
晓灰灰
发表于 2018-12-5 11:56:56
建立时间与保持时间的概念
页:
[1]
查看完整版本:
建立时间与保持时间的概念