fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 基于VHDL的FIR滤波器设计实现(用IP核)
挣扎的豆丁
发表于 2018-12-4 22:10:44
基于VHDL的FIR滤波器设计实现(用IP核)
这段时间在做一个基于VHDL语言的FIR滤波器设计,但是一直遇到一些问题,希望有大佬能帮忙解答:
主要思路:利用ROM查找 .mif文件作为输出数据,输出给AD9708(DA),同时将该数据作为生成的IP核滤波器的输入数据,将滤波器输出的输出数据送给另一路DA。
两路DA都是八位的数据输出。IP核的数据格式是有符号的。代码如下:
大佬们麻烦看看。。
zhangyukun
发表于 2018-12-5 09:07:19
基于VHDL的FIR滤波器设计实现(用IP核)
页:
[1]
查看完整版本:
基于VHDL的FIR滤波器设计实现(用IP核)