lcytms 发表于 2018-12-9 09:19:07

基于CPLD的4位数字频率计的设计与实现

基于CPLD的4位数字频率计的设计与实现

中文期刊文章

Design and Implementation of 4 Bit Digital Frequency Meter Based on CPLD

作  者:周鹏 孟晋 孙荣庆
ZHOU Peng, MENG Jin, SUN Rong-qing (Fushun Vocational Technology institute, Fushun 113122, China)

作者机构:抚顺职业技术学院,辽宁抚顺113122

出 版 物:《辽宁高职学报》 (辽宁高职学报)

年 卷 期:2014年 第6期

摘  要:
随着电子设计自动化技术的不断提高,利用C PLD 器件来实现各种数字系统,已经成为一种需要。
为了提高数字频率计的精度与可靠性,提出采用A ltera公司的EPM240T 可编程逻辑器件对4位数字频率计进行设计。
该数字频率计包括基准时钟模块、计数控制模块及显示输出模块三大部分。
在设计过程中实现了硬件的系统与软件的功能,利用modelsim 软件对频率计的功能进行仿真,结果准确;
同时也对实际的外部信号进行了硬件系统测试,通过LED 数码管读取到了准确的频率数据。

页  码:81-83页

主 题 词:        数字频率计                 CPLD         电子设计自动化
                digitalfrequency meter        CPLD                EDA

学科分类:TP311.53

核心收录:暂无

lcytms 发表于 2018-12-9 09:21:04

基于CPLD的4位数字频率计的设计与实现
p1

lcytms 发表于 2018-12-9 09:22:45

基于CPLD的4位数字频率计的设计与实现
p2

lcytms 发表于 2018-12-9 09:24:05

基于CPLD的4位数字频率计的设计与实现
p3

zhangyukun 发表于 2018-12-10 09:40:00

基于CPLD的4位数字频率计的设计与实现

lixirui 发表于 2018-12-26 09:08:53

基于CPLD的4位数字频率计的设计与实现
页: [1]
查看完整版本: 基于CPLD的4位数字频率计的设计与实现