论坛 › FPGA资料下载 › Verilog 代码设计及优化资料

Python0291 发表于 2019-1-6 10:39:50

Verilog 代码设计及优化资料

lixirui 发表于 2019-1-6 14:01:00

Verilog 代码设计及优化资料

Sunlife 发表于 2019-1-7 10:09:07

                      :)

Python0291 发表于 2019-1-7 14:50:26

altera FPGA入门级学习资料

Python0291 发表于 2019-1-8 09:54:38

入门级学习资料，，，，，

fpga_feixiang 发表于 2019-1-9 16:15:23

顶~~~~~~~~~~~~~~~~~

Python0291 发表于 2019-1-15 15:23:56

入门级学习资料 ，，，，，，，；看看，，，

Python0291 发表于 2019-1-16 10:30:08

always块语句既可以描述时序逻辑，也可以描述组合逻辑；

Python0291 发表于 2019-1-17 10:32:27

always块语句既可以描述时序逻辑，也可以描述组合逻辑；

Python0291 发表于 2019-1-18 10:44:03

入门级学习资料 ，，，，，，，；看看，，，

查看完整版本: Verilog 代码设计及优化资料