简易CPU的设计和实现01
一.CPU的简介： 此CPU为冯·诺伊曼架构的，顾名思义程序存储器和数据存储器共用了一组数据和地址总线，当然有兴趣的人可以在此基础上实现下哈佛架构的CPU。
本CPU内部主要由五大部件组成，每个部件的相互配合，实现了每条指令的有序执行。
二.CPU设计准备：
所采用软件为QuartusII 9.0，所使用语言为Verilog HDL。
三.CPU架构的设计：
四.CPU各个部件的功能简述：
1.程序计数器(PC)：包含当前正在执行的指令的地址，当指令被获取之后，一般情况下，指向下一条指令。
2.存储器(Memory):主要有三个作用：
a.存储CPU运行的指令
b.保存指令运行过程中的临时变量
c.在指令执行前存放初始化数据
在本示例中，即是指令存放的地方又是操作数所存放的地方
3.指令解码器(Idec):
a.将从指令存储器(本示例中即是从memory中读出)中读出的指令进行翻译，CPU根据翻译后的代码执行不同的操作
b.将所读取到的指令分为指令码和操作码(本示例中实现6条计算机指令，故指令码采取3位)
4.算术逻辑单元(ALU)：实现数据的二进制运算及判断标志位(负数标志，溢出标志等)的输出。
5.控制单元(Control): 此部件是本CPU的核心模块，控制着整个CPU有条不紊地运行，它控制着每个部件何时使能工作，ALU何时进行什么样的运算，这个功能在CPU的顶层原理图体现的淋漓尽致。
简易CPU的设计和实现01 简易CPU的设计和实现01 简易CPU的设计和实现01 起码是实现了CPU ,不错啊
简易CPU的设计和实现01 简易CPU的设计和实现
页:
[1]
