ccs 发表于 2011-5-20 16:26:18

时钟信号（单端的）从FPGA的N端信号管脚输入，而不是从P端输入，对设计是否会有影响

请问一个时钟信号（单端的）从FPGA的N端信号管脚输入，而不是从P端输入，对设计是否会有影响 如何解决？谢谢！
页: [1]
查看完整版本: 时钟信号（单端的）从FPGA的N端信号管脚输入，而不是从P端输入，对设计是否会有影响