fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 时序约束 Timequest 如何约束内部单条路径
zczxidian
发表于 2011-5-31 18:50:36
时序约束 Timequest 如何约束内部单条路径
如何通过时序约束来实现某个verilog代码模块更好的布局布线?谢谢高手解答。
icewan11
发表于 2011-6-13 00:08:56
使用LogicLcok,分区设计咯~
页:
[1]
查看完整版本:
时序约束 Timequest 如何约束内部单条路径