fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求代做毕业设计,用verilog写几个排序,价格详谈
shakejay
发表于 2011-6-6 20:05:39
求代做毕业设计,用verilog写几个排序,价格详谈
要求:用verilog hdl实现冒泡排序,快速排序,选择排序和堆排序,并在quartus2上面实现仿真,因为时间紧急,明天就交代码,所以希望会的大侠帮个忙,
QQ:543795685
加QQ详谈:handshake
shakejay
发表于 2011-6-6 20:55:47
跪求大侠帮助!!!{:3_50:}
页:
[1]
查看完整版本:
求代做毕业设计,用verilog写几个排序,价格详谈