论坛 › FPGA技术交流 › modelsim仿真没波形，输入为HiZ，输出为StX，，求解答

zhfxiao 发表于 2011-6-7 22:19:41

modelsim仿真没波形，输入为HiZ，输出为StX，，求解答

代码：
module compare(
               a,b,
   equal
   );

input a;
input b;
output equal;

assign equal = (a == b) ? 1'b1 : 1'b0;
endmodule



testbench：



`timescale 1 ns/ 1 ps
module compare_vlg_tst();
reg a;
reg b;
wire equal;
            
compare i1 (
.a(a),
.b(b),
.equal(equal)
    );
initialbegin                                                                        
a = 0;
b = 0;
#100 a = 0; b = 1;
#100 a = 1; b = 1;
#100 a = 1; b = 0;
#100 a = 0; b = 0;
#100 $stop;
            
end                                                   
                                             
endmodule

newzoomliu 发表于 2011-6-8 13:21:39

刚才试了下，把你tb代码里的`timescale 1 ns/ 1 ps注释了能得到信号。

ppc68 发表于 2011-6-9 16:45:25

`timescale 1 ns/ 1 ps需要纳秒级的时间，而你仿真时软件那只设置了100ps,看不到仿真结果的

ppc68 发表于 2011-6-9 16:50:59

准确的说是只运行一次看不到结果

查看完整版本: modelsim仿真没波形，输入为HiZ，输出为StX，，求解答