h920502 发表于 2014-12-4 10:14:51


好的 能看啦确实是培训视频谢谢分享

zhouhao179 发表于 2015-1-12 20:38:38

谢谢楼主分享!

zhaoyue1992yh 发表于 2015-1-19 16:45:38

多谢分享。。。。。。。。

落叶 发表于 2015-1-21 20:42:36

LOUHZUHAOXINREN

xgj_0817 发表于 2015-1-22 08:51:34

有看过但是不完整,所以在这里找找

zmn179001 发表于 2015-1-25 17:10:34

aaaaaaaaaaaaaaaa

luocjy571 发表于 2015-2-2 07:32:09


基础重要啊

wanghuayi 发表于 2015-2-4 14:16:15

看看吧,希望能用

lvxueju 发表于 2015-2-14 10:34:53

组合逻辑避免竞争与冒险,输入输出用寄存器,同步触发。

jours 发表于 2015-3-14 15:37:09

谢谢楼主分享
页: 1 2 3 4 5 6 7 8 9 [10] 11 12 13 14 15 16 17
查看完整版本: 006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)