最是那低头温柔 发表于 2012-4-4 15:56:43

什么样呀,还得回复才能看

zzl33a 发表于 2012-4-9 20:45:31

回复 1# CPLD


    牛逼,这是个好东西!

lixueqian 发表于 2012-4-9 23:46:43

赞一个啊!

open82977352 发表于 2012-4-11 14:30:53

不错的资料啊~~~~~

huangzhen119 发表于 2012-4-16 16:30:20

下载下来学习。

huangzhen119 发表于 2012-4-16 16:30:32

下载下来学习。谢谢楼主

huangzhen119 发表于 2012-4-16 16:30:55

下载下来学习,感谢楼主分享

lkjh163 发表于 2012-4-16 18:43:45

感谢   分享

St_Lee11 发表于 2012-4-26 13:31:53

感谢分享!

wdzjs93 发表于 2012-4-26 17:26:57

招手;P ;P 学习的先行者哈哈
页: 1 2 [3] 4 5 6 7 8 9 10 11 12
查看完整版本: 007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)