论坛 › FPGA技术视频教程专区 › 013夏宇闻教授视频之FPGA设计中verilog中两种不同的赋值语句(至芯科技FPGA培训视频)

lvxueju 发表于 2015-3-20 16:15:42

一级太少了

lf863186523 发表于 2015-3-25 22:12:11

xiankankan!

jours 发表于 2015-4-14 11:40:20

感谢楼主分享

wuxianghj 发表于 2015-4-29 11:59:43

还要回复才能看吗

兵哥哥7253 发表于 2015-5-10 10:15:36

学习学习，大神门

fourteen 发表于 2015-5-19 09:32:07

、、、、、、、、、、

n864 发表于 2015-5-30 14:25:22

vyutuoinyiounhoifvy；过iuyuybgjbvyudtrcdedrdriubhuyjcferdcyuygkbvkurdezrWszzewqtykl；嚄iugfrsxesxreawqrrwrvihoinhgfexeswboyiukyterdgtdhtrrkhlkyddeAweqk

xxin850130 发表于 2015-7-6 05:50:20

好东西 可以看看~~~

极客fpga 发表于 2015-7-6 18:31:57

FPGA学习中，用的也是夏宇闻的课本

花落莫相离 发表于 2015-12-3 12:30:32

谢谢楼主分享

查看完整版本: 013夏宇闻教授视频之FPGA设计中verilog中两种不同的赋值语句(至芯科技FPGA培训视频)