guobinbin369 发表于 2012-2-4 21:43:49

看一下。。。。。。。

kliujie123 发表于 2012-2-20 20:45:01

计中时序逻辑设计要点(至芯

penner 发表于 2012-2-27 11:46:16

very thanks your sharing ^^

zyljq 发表于 2012-3-6 20:01:38

正需要这个,谢谢!

jeffrey_52 发表于 2012-3-13 10:58:50

回复 1# CPLD

谢谢分享

CDTV 发表于 2012-3-14 13:09:27

能不能下载学习呀~~

xiaohang121 发表于 2012-3-20 13:28:23

要看看的,谢谢分享

zhanghuabing 发表于 2012-3-25 14:22:09

感谢分享 。。。

夏至未至 发表于 2012-5-28 15:08:39

:) 新人受教

shawn 发表于 2012-5-30 11:44:26

感谢分享 。。。。
页: 1 2 [3] 4 5 6 7 8 9 10 11 12
查看完整版本: 015夏宇闻教授视频之FPGA设计中时序逻辑设计要点(至芯科技FPGA培训视频教程)