IPO 发表于 2011-6-19 10:34:41

请问有哪个大哥知道verilog这个赋值语句里面的#1是什么意思

请问有哪个大哥知道这个赋值语句里面的#1是什么意思

IPO 发表于 2011-6-19 10:34:52

延迟1个最小单位时间

IPO 发表于 2011-6-19 10:35:26

延迟1个最小单位时间
IPO 发表于 2011-6-19 10:34 http://www.fpgaw.com/images/common/back.gif


    那就是不可综合的哦？
和这个的意思是一样的把
#1 pci_addr <= pci_addr;

IPO 发表于 2011-6-19 10:35:44

前仿用的
综合器会自动忽略
页: [1]
查看完整版本: 请问有哪个大哥知道verilog这个赋值语句里面的#1是什么意思