ddr 发表于 2011-6-30 20:40:49

FPGA中的stp文件

FPGA中的stp文件为什么显示waiting for clock啊，开始还好好的，后面再编译一次就这样了

ddr 发表于 2011-6-30 20:41:11

可能是你的采样时钟没了。查查相关的时钟信号！
页: [1]
查看完整版本: FPGA中的stp文件